Košík

  Odznačiť vybrané:   0

  1.  

    SYS0303417
    LBL
    		00000nam$$22^^^^^$$$450$
    005
    		20211214140523.4
    010
    		$a 978-80-88168-53-9 $b brož.
    100
    		$a 20211118a2020łłłłm--y0sloc0103----ba
    101
    0-
    		$a cze
    102
    		$a CZ
    106
    		$a r
    200
    1-
    		$a Data, čipy, procesory $e vlastní integrované obvody na koleni $f Martin Malý
    205
    		$a 1. vyd.
    210
    		$a Praha $c CZ.NIC $d 2020
    215
    		$a 392 s. $c il. $d 25 cm
    225
    		$a CZ.NIC $v 25
    410
    -1
    		$1 001 umb_un_auth*0245975 $1 500 10 $a CZ.NIC
    606
    0-
    		$3 umb_un_auth*0278695 $a FPGA obvody $X FPGA circuits $X field programmable gate arrays $X programovateľné logické obvody
    606
    0-
    		$3 umb_un_auth*0278700 $a VHDL (programovací jazyk) $X VHDL (programming language)
    606
    0-
    		$3 umb_un_auth*0037630 $a mikroprocesory $X microprocessors
    606
    0-
    		$3 umb_un_auth*0046779 $a osobné počítače $X personal computers
    606
    0-
    		$3 umb_un_auth*0290415 $a aplikovaná elektronika $X applied electronics
    608
    		$3 umb_un_auth*0272233 $a príručky $X handbooks
    615
    		$n 004.3 $a Počítače. Hardware
    675
    		$a 004.312
    675
    		$a 004.438VHDL
    675
    		$a 004.318
    675
    		$a 004.3’14
    700
    -1
    		$3 umb_un_auth*0290418 $a Malý $b Martin $f 1973- $4 070
    801
    -0
    		$a SK $b BB301 $c 20211118 $g AACR2
    T85
    		$x existuji fulltexy

  2.  

    SYS0277974
    LBL
    		00000nam$$22^^^^^$$$450$
    005
    		20191119114250.6
    010
    		$a 978-0-08-097129-2 $b brož.
    100
    		$a 20191115a2016łłłłm--y0sloc0103----ba
    101
    0-
    		$a eng
    102
    		$a NL $a GB
    106
    		$a r
    200
    1-
    		$a Design recipes for FPGAs $e using Verilog and VHDL $f Peter Wilson
    205
    		$a 2nd s.
    210
    		$a London $a Amsterdam, Netherlands $c Newnes $c Elsevier $d 2016
    215
    		$a xix, 369 s. $c il., tab. $d 23 cm
    320
    		$a Bibliografia s. 361-363. Register
    606
    0-
    		$3 umb_un_auth*0278695 $a FPGA obvody $X FPGA circuits $X field programmable gate arrays $X programovateľné logické obvody
    606
    0-
    		$3 umb_un_auth*0278699 $a Verilog (programovací jazyk) $X Verilog (programming language)
    606
    0-
    		$3 umb_un_auth*0278700 $a VHDL (programovací jazyk) $X VHDL (programming language)
    608
    		$3 umb_un_auth*0271908 $a monografie $X monographies
    615
    		$n 004 $a Počítačová veda. Výpočtová technika. Informačné technológie
    675
    		$a 004.312
    675
    		$a 004.438Verilog
    675
    		$a 004.438VHDL
    700
    -0
    		$3 umb_un_auth*0012184 $a Wilson $b Peter $4 070
    801
    -0
    		$a SK $b BB301 $c 20191115 $g AACR2
    T85
    		$x existuji fulltexy

  3.  

    SYS0277975
    LBL
    		00000nam$$22^^^^^$$$450$
    005
    		20220721133924.4
    010
    		$a 978-1-4987-9675-0 $b viaz.
    100
    		$a 20191115a2018łłłłm--y0sloc0103----ba
    101
    0-
    		$a eng
    102
    		$a US
    106
    		$a r
    200
    1-
    		$a FPGA-Based Embedded System Developer's Guide $f A. Arockia Bazil Raj
    210
    		$a Boca Raton, FL $c CRC Press $d 2018
    215
    		$a xxxix, 806 s. $c il., tab. $d 26 cm
    320
    		$a Bibliografia s. 791-795. Register
    606
    		$3 umb_un_auth*0278695 $a FPGA obvody $X FPGA circuits $X field programmable gate arrays $X programovateľné logické obvody
    606
    		$3 umb_un_auth*0044032 $a logické obvody
    606
    		$3 umb_un_auth*0098465 $a vstavané systémy $X embedded systems
    606
    0-
    		$3 umb_un_auth*0071364 $a počítačové systémy $X computer systems
    606
    0-
    		$3 umb_un_auth*0278700 $a VHDL (programovací jazyk) $X VHDL (programming language)
    606
    0-
    		$3 umb_un_auth*0256649 $a logic circuits
    615
    		$n 004 $a Počítačová veda. Výpočtová technika. Informačné technológie
    675
    		$a 004.031.6
    675
    		$a 004.03
    675
    		$a 004.312
    700
    -1
    		$3 umb_un_auth*0278693 $a Raj $b A. Arockia Bazil $4 070
    801
    -0
    		$a SK $b BB301 $c 20191115 $g AACR2
    T85
    		$x existuji fulltexy

  4.  

    SYS0004431
    LBL
    		00542nx^^^22001813^^45
    005
    		20180902073348.2
    100
    		$a 20040921asloy0103 ba
    152
    		$a AACR2
    200
    -0
    		$a Chudý $b Tomáš
    801
    		$a SK $b BB301 $c 20040921

  Tieto stránky využívajú súbory cookies, ktoré uľahčujú ich prezeranie. Ďalšie informácie o tom ako používame cookies.

Prijať všetkoNastavenieOdmietnuť všetko